ゲーム用CPU市場を席巻するAMDの3D V-Cache技術。L3キャッシュの積層により、その性能は飛躍的に向上しました。しかし、AMDの進化はここで止まりません。なんと、同社はさらなるキャッシュ技術の革新として、L2キャッシュの積層を検討していることを示唆する研究論文を発表したのです。
これは、CPUコアにさらに近いL2キャッシュを立体的に積層することで、現在の3D V-Cacheを超える性能と電力効率を実現しようとする意欲的な試みです。次世代のAMD製CPUがどのような進化を遂げるのか、その可能性を探っていきましょう。
AMD、次世代キャッシュ戦略を公開：L2キャッシュ積層で更なる高みへ
2024年1月16日、中国のテクノロジーメディア「快科技（mydrivers）」が報じたところによると、AMDは最近、「Balanced Latency Stacked Cache（バランスの取れた遅延積層キャッシュ）」と題する研究論文（特許番号US20260003794A1）を公開しました。この論文が示唆するのは、同社がキャッシュアーキテクチャの次なる進化として「L2キャッシュの積層」を目指しているということです。
現在の3D V-Cacheは、CPUコアの上または下にL3キャッシュを追加で積層することで性能を向上させています。しかし、新たな特許の内容からは、AMDがこの積層技術を、CPUコアにより近く、かつ応答速度が速いL2キャッシュへと適用しようと模索していることが読み取れます。
なぜL2キャッシュ積層なのか？
L2キャッシュは、L3キャッシュよりもCPUコアに物理的に近く、より高速なアクセスが可能です。そのため、L2キャッシュを積層することで、データアクセス速度のさらなる向上が期待できます。
AMDが提示する例示図では、多層にわたる積層構造が描かれています。基底層が計算コアとキャッシュモジュールを接続し、その上には複数のキャッシュダイを積層可能。例えば、4つの512KB領域で構成される2MBのL2モジュールや、それをさらに4MBまで拡張する可能性も示されています。
積層技術のメカニズムと性能向上
L2キャッシュの積層方法も、3D V-Cacheと同様の原理に基づいています。シリコン貫通ビア（TSV）技術を用いることで、L2/L3キャッシュは基底チップや計算複合体へと垂直方向に接続されます。この積層型キャッシュシステムの中央には、データ入出力を制御するCCC（Central Cache Controller）が配置される構造です。
論文では、1MBおよび2MBのL2キャッシュ構成を例に、その性能優位性が示されています。平面配置の1MB L2キャッシュの典型的な遅延が14サイクルであるのに対し、積層型1MB L2キャッシュでは遅延が12サイクルに短縮されることが明らかになりました。
これは、L2キャッシュの積層によって、単に容量を増やすだけでなく、従来の平面型と同等かそれ以上の低遅延を実現できることを意味します。加えて、AMDはこのアーキテクチャが顕著な電力消費の節約という利点も持っていると述べており、次世代CPUにとって非常に魅力的な技術となりそうです。
まとめ
AMDのL2キャッシュ積層技術に関する今回の発表は、CPUの性能向上における新たなマイルストーンとなる可能性があります。3D V-Cacheでゲーマーの心を掴んだAMDが、L2キャッシュ積層という、さらにコアに近い部分での革新を成功させれば、データ処理能力や電力効率において、現在のCPU市場の勢力図を大きく塗り替えることになるでしょう。
今後、この技術が実際に製品にどう組み込まれ、どのようなパフォーマンスを発揮するのか、日本のPCゲーマーや高性能コンピューティングを求めるユーザーにとって、AMDの次なる一手に大きな期待が寄せられます。
元記事: mydrivers
