5nm以下の次世代半導体製造に不可欠とされるEUV（極端紫外線）露光装置。しかし、その導入コストは非常に高く、また国際的な供給制限も伴うため、多くの企業にとって大きな課題となっています。そうした中、中国の半導体メーカーSMIC（中芯国際）が、既存のDUV（深紫外線）露光技術と独自の改良を組み合わせることで、台湾TSMCの2nm級プロセスに匹敵する微細化を目指すという驚きの戦略を進めていることが明らかになりました。EUVに頼らない製造の可能性を探るSMICの最新動向と、その画期的な特許技術に迫ります。
EUV vs. DUV：半導体製造の最前線とSMICの独自路線
現在、最先端の半導体チップを製造するには、5nm以下の微細なパターンをシリコンウェハー上に形成するEUV露光技術が不可欠とされています。この技術は、Intel、TSMC、Samsungといった世界の主要半導体メーカーが既に導入しており、さらなる高性能化への道を切り開いています。
しかし、EUV装置は1台あたり数百億円に上る高額な投資が必要であり、技術的な複雑さや、一部の国からの供給制限といった地政学的リスクも抱えています。このような状況下で、SMICは異なるアプローチを選択。高価なEUV装置に依存せず、既存のDUV露光装置の限界を徹底的に追求し、その性能を最大化する独自の道を歩んでいます。
SMICがDUVの限界を押し広げる画期的な特許技術
SMICのこの大胆な戦略を裏付けるのが、最近同社が中国と米国で申請した2つの特許です。これらの特許は、主にDUV露光における微細化技術、特にSAQP（Self-Aligned Quadruple Patterning：自己整合型四重パターンニング）とLELE（Litho-Etch-Litho-Etch：露光・エッチング・露光・エッチング）の最適化に関するものです。
SAQP技術は、EUVなしで超高精細なパターンを実現できる一方で、Intelが過去にその導入に苦戦し、生産歩留まりの低さやコスト高に悩まされた経緯があります。しかし、SMICの特許技術は、このSAQPの課題を克服する可能性を秘めています。具体的には、EDA（電子設計自動化）ツールを用いた設計と多重露光の協調最適化を通じて、従来SAQPで処理する必要があった層をLELEで処理するように変更することで、露光回数を大幅に削減。これにより、ウェハーへの負荷が軽減され、生産歩留まりが向上し、結果的にコストを抑えることが可能になります。
この技術により、チップの最小線幅を24nmまで縮小できるとされており、これはTSMCの3nmから2nmプロセスレベルに匹敵する高密度化を実現できる水準です。SMICは、この特許技術が将来のプロセスノードにおけるEUV不要の道を切り開く重要な一歩であると位置づけています。
EUV不要で「N+6プロセス」へ？SMICの描く未来
SMICが目指すのは、現在の技術（Nプロセス）から数世代進化した「N+4」や「N+6」といった次世代プロセスを、EUVに頼らずに実現することです。特に「N+6プロセス」では、トランジスタ密度が305Mtr/mm²に達すると予測されており、これは約1.Xnm級のプロセスに相当するとされています。
もちろん、EUVを採用する大手メーカーに比べれば、時間的な遅れは避けられないかもしれません。しかし、SMICがDUV技術の改良と最適化を継続することで、将来的には国際的なトップレベルに追いつく可能性も秘めています。もしEUVなしでこのレベルの微細化が実現すれば、EUV装置に巨額の投資をしてきた世界の半導体メーカーにとっては大きな脅威となり、サプライチェーン全体に大きな影響を与えることは間違いありません。
まとめ：SMICの挑戦が半導体業界に与える衝撃と日本への影響
中国SMICがEUV露光装置に依存せず、既存のDUV技術の限界を追求し、2nm級のプロセスを目指すという戦略は、世界の半導体業界にとって大きな注目点です。高コストと供給制約というEUVの課題を回避しつつ、独自技術で微細化を進めるSMICの挑戦は、半導体製造の常識を覆す可能性を秘めています。
この動きは、米中間の技術競争が激化する中で、中国が半導体自給自足を目指すという国家戦略の一環と見ることもできます。日本企業にとっても、半導体製造装置や材料のサプライヤーとして、SMICの技術動向を注視し、新たなビジネスチャンスやリスクを評価していくことが重要となるでしょう。EUV一強と見られていた半導体微細化の未来に、SMICが放つ一石がどのような波紋を広げるのか、今後の動向から目が離せません。
元記事: pconline
Photo by Steve A Johnson on Pexels
